BY eHVIA GITHUB
SmartZynq XC7Z020 实战记录：在 PL 中实现 HackCPU，并从 TF 卡启动
记录在 SmartZynq SL XC7Z020CLG484-1 上完成 HackCPU、AXI4-Lite、UART、LED、HDMI HUD 与 BOOT.BIN 命令行构建的全过程，以及裁剪版 Vitis、JTAG 和视频输出中的真实问题。
#axi
2 articles
2 articles
记录在 SmartZynq SL XC7Z020CLG484-1 上完成 HackCPU、AXI4-Lite、UART、LED、HDMI HUD 与 BOOT.BIN 命令行构建的全过程，以及裁剪版 Vitis、JTAG 和视频输出中的真实问题。
“易于添加寄存器流水级来实现时序收敛。” 或者更通俗一点： “可以方便地插入寄存器阶段，以帮助（设计）满足时序要求。” 💡 这是什么意思？ 这是 AXI 总线协议的一个巨大优势，特别是在大型芯片（SoC）或 FPGA 设计中。 时序收敛 (Timing Closure)： 简单说，就是确保芯片上所